W miarę jak miniaturyzacja chipów stopniowo zbliża się do fizycznych granic, poprawa wydajności tradycyjnych procesów produkcyjnych poprzez zmniejszanie szerokości linii staje się coraz trudniejsza do zrealizowania. Aby utrzymać wzrost wydajności obliczeniowej i efektywności energetycznej, uwaga branży stopniowo przesuwa się w stronę technologii zaawansowanego pakowania (Advanced Packaging).
Dzięki wprowadzeniu połączeń o wysokiej gęstości i 3D stackingu między układami scalonymi, zaawansowane obudowy mogą osiągnąć wysoką prędkość transmisji, niskie zużycie energii i wysoki poziom integracji bez konieczności zmiany architektury układów scalonych. Spośród nich technologia CoWoS jest najbardziej reprezentatywnym rozwiązaniem w zakresie wysokowydajnych obudów w ostatnich latach i doprowadziła do powstania wielu rozszerzonych form, takich jak CoPoS i CoWoP, które stanowią główny kierunek rozwoju technologii obudów nowej generacji.
Spis treści
Podstawy technologii CoWoS: Podstawy integracji 2,5D i 3D
CoWoS (Chip-on-Wafer-on-Substrate) to architektura obudowy o wysokiej gęstości, której centralnym elementem jest warstwa pośrednia Koncepcja projektowa polega na układaniu i łączeniu wielu chipów już na etapie wafra krzemowego, a następnie zapakowaniu całości na podłożu. Taka struktura pozwala skrócić dystans transmisji sygnału, jednocześnie obniżając zużycie energii i rozmiar systemu.
Ze względu na różne materiały stosowane w warstwie pośredniej i metody połączeń, technologię CoWoS można podzielić na trzy główne kategorie:
- CoWoS-S: wykorzystuje przekładkę krzemową, oferując najwyższą gęstość przewodnictwa i możliwości integracji, dzięki czemu nadaje się do zastosowań wymagających wysokiej wydajności obliczeniowej.
- CoWoS-R: Zastępuje przekładki krzemowe warstwami RDL (warstwami ponownego okablowania), zmniejszając koszty procesu i zwiększając elastyczność projektowania.
- CoWoS-L: hybrydowa konstrukcja oparta na krzemie i RDL, która łączy wysoką wydajność i opłacalność, umożliwiając układanie większej liczby układów i pamięci.
CoWoS-L jest uważany za punkt równowagi w istniejącej architekturze, przełamujący ograniczenia obszaru interposera przy jednoczesnym zachowaniu szybkiej transmisji sygnału i dobrej wydajności rozpraszania ciepła.
CoPoS: Opakowania panelowe, zapowiadające nową erę „zastępowania przedmiotów okrągłych kwadratowymi”.
Wraz ze wzrostem rozmiarów układów sztucznej inteligencji i wysokowydajnych procesorów komputerowych, wykorzystanie powierzchni i możliwości produkcyjne tradycyjnych okrągłych płytek krzemowych stopniowo stają się ograniczone. Aby temu zaradzić, opracowano koncepcję obudowy CoPoS (Chip-on-Panel-on-Substrate) na poziomie panelu.
CoPoS wykorzystuje kwadratową „warstwę RDL panelu” zamiast okrągłej krzemowej warstwy pośredniej (wafer interposer). Chipy mogą być układane bezpośrednio na prostokątnym podłożu i łączone z dolną warstwą nośną w procesie pakowania. Taka konstrukcja nie tylko zwiększa wykorzystanie powierzchni i wydajność produkcji, ale także pozwala na integrację chipów o różnych rozmiarach, redukując problemy z wypaczeniem obudowy i wydajnością produkcji (yield).
Ponadto materiał panelu może być wykonany z wysoce stabilnego materiału, takiego jak szkło lub szafir, co pomaga poprawić rozpraszanie ciepła i zmniejszyć odkształcenia.
Obecnie najpopularniejsze rozmiary to 310×310 mm, 515×510 mm i 750×620 mm. Stopniowo proces ten prowadzi do zmiany kształtu opakowań z okrągłych na kwadratowe, co może stać się potencjalnym głównym trendem w erze po Moore’ie.
Warto zauważyć, że chociaż CoPoS i FOPLP (Fan-out Panel Level Packaging) należą do kategorii opakowań na poziomie panelu, ich pozycjonowanie jest wyraźnie różne:
- CoPoS służy do integracji wydajnych układów scalonych i interposerów.
- Technologia FOPLP jest wykorzystywana głównie w aplikacjach niskiego i średniego zasięgu, takich jak układy zarządzania energią i układy RF, i nie wymaga struktury interposera.
CoWoP: Innowacyjne podejście mające na celu dalsze uproszczenie warstwy pakowania.
W przeciwieństwie do CoPoS, który dąży do panelizacji, celem CoWoP (Chip-on-Wafer-on-Platform PCB) jest uproszczenie struktury poziomów obudowy. W tradycyjnej strukturze CoWoS chipy i moduły pamięci muszą być łączone z płytą główną warstwa po warstwie przez warstwę pośrednią (interposer), podłoże obudowy oraz kulki BGA, co prowadzi do złożoności konstrukcji i nakładania się kosztów.
CoWoP bezpośrednio eliminuje podłoże obudowy oraz kulki BGA, wykorzystując w zamian płytę główną PCB (Platform PCB) o wysokiej precyzji połączeń jako warstwę nośną, co pozwala na to, aby warstwa pośrednia (interposer) oraz moduły chipów mogły być bezpośrednio instalowane na PCB.
Jeśli technologia ta wejdzie do masowej produkcji, może na nowo zdefiniować granicę między obudowami a płytkami drukowanymi i wprowadzić znaczące zmiany w projektowaniu architektury systemów o wysokiej wydajności.
WMCM: Inna ścieżka integracji wieloprocesorowej na poziomie wafli
Oprócz technologii wymienionych powyżej, WMCM (Wafer-Level Multi-Chip Module) to kolejny godny uwagi nowy kierunek rozwoju obudów. Technologię tę można postrzegać jako formę integracji na poziomie wafli, stanowiącą planarne rozszerzenie tradycyjnego układu obudowy.
WMCM nie stosuje już pionowego układania układów scalonych. Zamiast tego integruje układy logiczne i płaszczyzny pamięci na tym samym poziomie płytki i zastępuje interposer strukturą RDL. Taka konstrukcja może jednocześnie zmniejszyć wąskie gardła termiczne i opóźnienia sygnału, a także uprościć grubość obudowy i obniżyć jej koszt.
Ponieważ cała integracja odbywa się na etapie wafli, a następnie wafle są cięte na pojedyncze układy scalone, możliwe jest uzyskanie cieńszej i bardziej wydajnej struktury modułu wieloprocesorowego.
Od innowacji w pakowaniu do integracji systemów
Od CoWoS do CoPoS, a następnie do CoWoP i WMCM, widać, że główna idea technologii pakowania przesuwa się z „układania układów scalonych” w stronę „integracji systemów”.
Powstanie różnych architektur odzwierciedla różnorodność rozwiązań, po które sięga przemysł w obliczu wyzwań związanych z wydajnością, uzyskiem produkcyjnym, odprowadzaniem ciepła i kosztami. W przyszłości, wraz z pogłębianiem się integracji heterogenicznej i specjalizacji chipów, zaawansowane pakowanie stanie się kluczową technologią dla kontynuacji ducha prawa Moore’a.
Ktokolwiek opanuje kluczowe materiały, procesy i możliwości projektowe w tej rewolucji w dziedzinie opakowań, będzie w stanie zdominować przyszłość wysokowydajnych układów scalonych w erze przetwarzania końcowego.
Odniesienia:
- CoWoS, CoPoS, CoWoP: Nie wiesz, na którą z tych generacji technologii warto się skupić?
W zakresie szlifowania oferujemy indywidualne dostosowanie. Możemy modyfikować proporcje zgodnie z Twoimi potrzebami, aby osiągnąć najwyższą wydajność.
Zapraszamy do kontaktu, nasi specjaliści odpowiedzą na Twoje pytania.
Jeśli potrzebujesz wyceny, skontaktuj się z nami.
Godziny obsługi klienta: poniedziałek – piątek 09:00-18:00
Numer kontaktowy：07 223 1058
Jeśli masz jakieś pytania, zapraszamy do wysłania wiadomości prywatnej na Facebooku!
Nasza strona na FB：https://www.facebook.com/honwaygroup
Być może zainteresują cię inne artykuły…
[wpb-random-posts]
