一文搞懂 CoWoS、CoPoS、CoWoP：揭開先進封裝技術的新世代版圖 - HonWay Materials

隨著晶片微縮逐漸逼近物理極限，傳統製程的效能提升已難再以線寬縮小實現。為了維持計算效能與能源效率的成長，業界目光逐漸轉向 先進封裝（Advanced Packaging） 技術。

透過在晶片間導入高密度互連與立體堆疊，先進封裝能在不改變晶片架構的情況下，實現高速傳輸、低功耗與高整合度。其中，CoWoS 技術 是近年最具代表性的高效能封裝方案，並衍生出多種延伸形式，如 CoPoS 與 CoWoP，構成新一代封裝技術的主要發展方向。

CoWoS 技術基礎：2.5D 與 3D 整合的核心

CoWoS（Chip-on-Wafer-on-Substrate）是一種以 中介層（Interposer） 為中心的高密度封裝架構。其設計概念是將多顆晶片先在晶圓階段進行堆疊與連結，再整體封裝於基板上。這樣的結構可縮短訊號傳輸距離，並同時降低功耗與系統尺寸。

根據中介層材質與互連方式的不同，CoWoS 技術可分為三大類：

CoWoS-L 被視為現有架構中的平衡點，既能突破中介層面積限制，又能維持高速訊號傳輸與良好的散熱效能。

隨著 AI 與高效能運算晶片尺寸持續放大，傳統圓形晶圓的面積利用率與產能逐漸受限。為此，CoPoS（Chip-on-Panel-on-Substrate） 的面板級封裝概念應運而生。

CoPoS 採用方形的「面板 RDL 層」取代圓形晶圓中介層，晶片可直接排列於矩形基板上，並以封裝製程連接至底層載板。這樣的設計不僅提高了面積利用率與生產效率，也能整合不同尺寸晶片，減少封裝翹曲與良率問題。

此外，面板材料可採用玻璃或藍寶石等高穩定性介質，有助於提升散熱能力並降低翹曲變形。
目前主流尺寸方向包括 310×310 mm、515×510 mm、750×620 mm 等規格，逐步推動封裝製程「由圓轉方」，並成為後摩爾時代的潛在主流趨勢。

值得一提的是，CoPoS 雖與 FOPLP（Fan-out Panel Level Packaging） 同樣屬於面板級封裝，但定位明顯不同：

與 CoPoS 追求面板化不同，CoWoP（Chip-on-Wafer-on-Platform PCB） 的目標是簡化封裝層級結構。傳統 CoWoS 結構中，晶片與記憶體模組之間須透過中介層、封裝基板與 BGA 焊球逐層連接至主機板，造成結構複雜與成本疊加。

CoWoP 則直接省略封裝基板與 BGA，改以具高精密度互連能力的 PCB 主機板（Platform PCB） 作為承載層，讓中介層與晶片模組能直接安裝於 PCB 上。
這樣的方式可縮短訊號傳輸路徑、提升訊號完整性，並改善散熱與供電效率。

若該技術成功量產，將可能重新定義封裝與電路板之間的邊界，並在高效能系統架構設計上帶來顯著變化。

除上述技術外，WMCM（Wafer-Level Multi-Chip Module） 也是值得關注的新封裝方向。此技術可視為晶圓級多晶片整合（Wafer-Level Integration）的一種形式，屬於傳統封裝的平面化延伸版本。

WMCM 不再採用晶片垂直堆疊，而是將邏輯晶片與記憶體平面整合於同一晶圓層面中，並以 RDL 結構取代中介層。此設計能同時改善散熱瓶頸與訊號延遲，並簡化封裝厚度與成本。

由於所有整合動作在晶圓階段完成，再切割為單顆晶片，因此能實現更輕薄、高效的多晶片模組結構。

從 CoWoS 到 CoPoS、再到 CoWoP 與 WMCM，可以看出封裝技術的核心思路正從「晶片堆疊」轉向「系統整合」。

不同架構的誕生，反映出產業在面對效能、良率、散熱與成本等挑戰時的多元解法。未來，隨著異質整合與晶片分工的深化，先進封裝將成為延續摩爾定律精神的關鍵技術。

而誰能在這場封裝革命中掌握關鍵材料、製程與設計能力，誰就能在後製程時代，主導下一個高效能晶片的未來。

參考資料:

研磨方面我們提供客製化調整，可以依加工需求調整比例已達最高效率

歡迎跟我們聯絡，我們會有專人為您解答

如有需要訂製報價也歡迎與我們聯繫

客服時間：周一至周五09:00~18:00

有想了解的題材或電話說不清楚的都歡迎私訊臉書~~

您可能感興趣的文章…

[wpb-random-posts]